一、MCS51兼容芯片的正向设计（论文文献综述）
尤子威[1]（2014）在《一种兼容MCS-51指令集的单片机内核的设计与验证》文中研究表明本文重点设计了一款兼容MCS-51指令集系统的51内核，它包括微处理器和中断系统两部分。本设计在功能上可完成111条指令的逻辑功能以及22个中断源的中断仲裁。在微处理器设计方面，将CISC指令集系统微处理器设计技术与RISC系统微处理器架构设计技术相融合，提出了一种多周期指令和流水线技术相结合的方法，并设计了一款流水线实现的CISC指令集架构的微处理器。本设计分为三级流水线，包括取指级、译码级和执行级，取指级和译码级完成将指令码取出并对其译码的功能，执行级在一个时钟周期内完成取操作数、运算和写回三步操作，避免了数据冲突问题。运算单元的处理上采用了不恢复余数算法的除法器，提高计算速度。在中断系统的设计上，对22个中断源的中断仲裁采取分组并行、三级串行的仲裁电路。本文还搭建了针对内核的验证平台，对51指令集进行了功能验证，对流水线冲突等问题做了焦点验证，同时随机生成中断源对中断系统的进行了相应的功能验证。最后在SMIC0.13μm工艺下对设计进行了逻辑综合，其频率可达100MHz，面积为18.5万μm2。
曾娟丽[2]（2012）在《车用微控制器的模糊逻辑与BDM部件研究与设计》文中研究说明微控制器在汽车电子领域的广泛应用，使现代汽车正向着智能化和网络化方向发展。国外从20世纪70年代后期开始致力于微控制器在汽车电子中的应用与研究，现已形成较成熟的车用微控制器产品和解决方案。而国内起步晚、发展速度慢，具有成熟的自主知识产权的车用微控制器产品基本还是空白。因此，研制具有我国自主知识产权的车用微控制器芯片是我国科技工作者面临的挑战。随着汽车电子控制系统所在环境的复杂化和干扰多元化，具有很好适应性的模糊逻辑控制技术被引入车用微控制器的指令集中。Freescale HCS12是世界上第一个包含完整的模糊逻辑指令的微控制器。本课题通过分析车用微控制器的特点与使用范围，设计一款兼容于Freescale HCS12指令集的16位车用微控制器。本文负责模糊逻辑与后台调试模式（Background Debug Mode，BDM）部件研究与设计，并对系统的安全性问题进行分析与应对。论文的主要工作如下：通过研究车用微控制器的特征与指令集，设计了两读两写四总线数据通路结构。在参考硬件设计方法的基础上，采用“自顶向下”的层次化设计思路，进行系统模块划分及模块间接口信号定义，并对系统的安全性进行了分析。通过分析模糊逻辑指令的体系结构，设计了模糊逻辑微指令格式，提出了模糊逻辑部件16位统一数据通路和两个快速运算单元的结构。提出的统一通路和结构，使用一个运算模块就可以满足模糊逻辑指令中8位/16位的有符号/无符号运算，避免了运算模块的重复，减少了部件的占用面积，两个ALU的结构可以实现运算的并行性，从而提高模糊逻辑指令执行速度。模糊逻辑指令测试的结果表明设计的模糊逻辑部件达到了目标。在对BDM的指令结构和通信时序深入分析的基础上，设计了BDM部件的数据通路及接口信号，提出一种BDM指令集的快速译码方案，实现了BDM接口握手协议、BDM指令译码及执行和BDM字节通信的设计。对BDM部件的仿真与FPGA验证结果证实BDM通信时序的正确性及BDM指令的有效译码与执行。针对系统安全性，通过研究AES的攻击与掩码技术，提出了GF（（（22）2）2）域上一种基于门级掩码的输入中间值与输入掩码值构成非线性关系的S-盒设计方案，并将已设计的S-盒应用于AES中完成GF（（（22）2）2）域上基于掩码的AES抗功耗攻击方案，改进的S-盒与已有的S-盒进行了比较与分析，结果表明，改进的S-盒能有效抵抗功耗攻击与glitch攻击，与现有的S-盒相比综合性能更优。
曹洪波[3]（2011）在《MCS-51 SOC设计》文中研究表明本论文针对传统单片机的开发,提出了一种MCS-51单片机的SOC设计方案。在对MCS-51单片机结构进行深入剖析的基础上,确定了系统的层次划分方案和总体设计思路。本设计采用自顶向下的数字系统设计方法,将整个系统逐层划分为易于实现的一些子模块,并采用VHDL语言对这些模块分别进行描述。模块间通过端口信号连接起来并相互通信。设计完成后,应用EDA开发工具Quartus II对各个模块（包括顶层模块和各子模块）的功能进行仿真。软件仿真正确后,再将编程文件下载到FPGA器件中进行硬件验证。实验结果表明：本设计实现了MCS-51单片机内核,并兼容其全部111条指令,具有很高的准确性和实用性,从而真正完成了MCS-51单片机的SOC设计。
周俊[4]（2010）在《移动电子设备的原型样机电气集成与实现》文中研究表明传统的移动电子设备已经不能满足消费者多样性、个性化的需求。以功耗低、体积小、功能多为标志性特点的便携移动电子设备已融入人们的日常生活。在保证便携移动电子设备功能的基础上使产品更具有便携性和对个人信息的保密性逐渐成为消费者和设计制造者关注的重点。半导体行业及制造业的发展促使便携式移动电子设备产业发生了深刻的变化,集多种功能于一体的移动电子设备成为行业的发展的主流方向。便携式移动电子设备的发展主要是内部电气性能、模具设计及用户友好度的发展,其中电气相关的发展更是直接与便携性相关联。器件选型、空间布局等都起着举足轻重的作用。私密性通信是近年来兴起的热点领域。人们在满足日常需要的前提下,开始关注对个人隐私的保护。具有私密性理念的便携设备随之融入各行各业及日常生活。私密性的保护包括对使用者音频、视频及操作的保护。具有常规便携式产品特点又拥有私密通信功能的移动电子设备成为市场追逐的焦点。本文主要研究实现一种以现有移动电子设备为基础平台,在其原有功能的基础上新增具有私密通信理念的外设功能模块。新增私密性模块以消费类电子和移动电子设备为载体,能充分体现其设计理念,增加产品的经济效益。本文对所需要的N810平台、声频定向模块、液晶变视角显示膜模块做了简单的介绍和技术分析,并根据课题的各模块功能要求和系统的预期目标,制定了切实可行的总体设计方案及各部分的具体技术路径。本文对系统各模块的功能和系统整体性能做了详细的论述。包括硬件平台的设计方案、各接口电路、系统驱动程序及应用程序等。给出了测试的基本环境和测试参数。对本文所做的工作做了总结并对以后的努力方向做了展望。本文所作的工作适用于绝大多数移动电子设备,对移动电子设备模型样机的设计制造提供了基础,具有一定的参考意义和市场利用价值。
周建华[5]（2008）在《单片微型计算机外设模块设计技术研究》文中提出本文利用自顶向下的正向设计方法,研究使用Verilog HDL语言设计兼容Intel MCS-51系列单片机的外围设备模块。整个设计流程中,设计软件选用Mentor公司的Modelsim编译仿真软件、Synplicity公司的Synplify PRO综合软件及Altera公司的Quartus FPGA开发平台,在软件开发环境中完成单片微型计算机外设模块的前端代码设计、功能仿真验证、最终综合于Altera公司Cyclone系列FPGA（Field Programmable Gate Array）芯片上,实现与Intel MCS-51完全兼容的HP-51型单片微型计算机外围设备模块。本文首先介绍了单片微型计算机的发展历史、应用方向、发展趋势以及大规模数字集成电路一般的设计流程;接着详细说明了本项目设计的HP-51型单片微型计算机的特点、架构及其指令、时序和中断系统,并重点分析说明了该型单片微型计算机的外设模块的功能、结构及工作方式;然后详细说明了串行通信接口、定时/计数器两个外设模块的设计过程,并给出了外设模块各子功能模块的输入输出端口、部分HDL源代码、详细的模块功能仿真波形图和RTL级电路图。本文对传统的串行通信接口进行了两点的改进:首先在串行接口接收数据前,先对串行数据进行过滤噪声干扰处理;接着通过一个自适应波特率发生器自动侦测出串行数据波特率,直接可以将波特率除数输入给串行通信接口控制寄存器。同时将除去噪声干扰的纯净串行数据输入给串行通信接口,这样大大增强了串行口的抗噪声性能。这也是本文的创新点所在。利用Verilog HDL硬件描述语言编写设计源代码,并且在设计过程中进行充分的仿真和验证,本文所采用的设计思想、设计方法都是围绕着功能正确性、可重用性及可移植性等几个原则展开的。采用硬件描述语言设计电子系统是近年来十分流行的方法,非常适合于描述大规模数字集成电路系统,特别是在SoC（System on Chip）设计中。本文设计的外设模块具有较好的可复用性,完全可以应用于与8051工业标准相兼容的其他单片机设计中。
周珊[6]（2008）在《兼容51指令的8位MCU IP CORE开发》文中研究说明当前,在微电子领域正在发生一场前所未有的变革,这场变革是由片上系统（SOC）技术的研究发展引起的,从技术层面看SOC技术是超大规模集成电路发展的必然趋势和产物。它以超深亚微米VDSM（VeryDeep Submicron）工艺和知识产权IP核复用技术为支撑。在众多的IP核中,MCU（微控制器）核以其在SOC中嵌入后,能充分发挥其处理灵活、软件可升级、硬件开销少的特点,成为SOC最具研究价值的IP核。INTEL公司的MCS-51系列MCU是目前国内使用时间最长、架构最经典,应用最广的8位MCU。本文设计了一个可用于SOC系统的MCU核。此核指令集完全兼容于MCS-51系列的微控制器,核内包含一个8位的CPU,两个16位的定时/计数器,一个UART,4组8位的并行10口以及256BYTE的RAM,数据总线和指令总线相分离的哈佛总线结构使片外RAM和ROM分别可以扩展到64KB。此IP核在设计过程中,ALU单元采用纯组合逻辑实现,按照所实现的算术和逻辑运算指令,分为加/减模块,乘法模块,除法模块,十进制调整模块,逻辑运算模块,以及多路选择模块。控制单元采用新的PLA硬布线逻辑代替微程序控制逻辑。指令状态机采用全新的指令时序以及指令实现方式,并且状态机的组合逻辑和时序逻辑分开设计以此来提高状态机效率。IP CORE的各个模块都采用VHDL硬件描述语言进行设计,具有较好的移植性。各个模块单元以及整合后的CORE在MENTOR公司的MODELSIM软件中通过了RTL级功能仿真。在SYNOPSYS的DC中通过了综合测试,并且在XILINX公司的Virtex-4 SX系列35器件的仿真板上通过了硬件验证。从软件验证仿真以及硬件测试的结果可以看出,本设计的IPCORE最高时钟频率可以达到25.36MHZ,综合后的面积适中,所以完全可以做为控制核集成在SOC芯片中。
吕晓[7]（2007）在《基于FPGA的8位增强型CPU设计与验证》文中指出随着信息技术的发展，系统级芯片SoC（System on a Chip）成为集成电路发展的主流。SoC技术以其成本低、功耗小、集成度高的优势正广泛地应用于嵌入式系统中。通过对8位增强型CPU内核的研究及其在FPGA（Field Programmable Gate Array）上的实现，对SoC设计作了初步研究。在对Intel MCS-8051的汇编指令集进行了深入地分析的基础上，按照至顶向下的模块化的高层次设计流程，对8位CPU进行了顶层功能和结构的定义与划分，并逐步细化了各个层次的模块设计，建立了具有CPU及定时器，中断，串行等外部接口的模型。利用5种寻址方式完成了8位CPU的数据通路的设计规划。利用有限状态机及微程序的思想完成了控制通路的各个层次模块的设计规划。利用组合电路与时序电路相结合的思想完成了定时器，中断以及串行接口的规划。采用边沿触发使得一个机器周期对应一个时钟周期，执行效率提高。使用硬件描述语言实现了各个模块的设计。借助EDA工具ISE集成开发环境完成了各个模块的编程、调试和面向FPGA的布局布线；在Synplify pro综合工具中完成了综合；使用Modelsim SE仿真工具对其进行了完整的功能仿真和时序仿真。设计了一个通用的扩展接口控制器对原有的8位处理器进行扩展，加入高速DI，DO以及SPI接口，增强了8位处理器的功能，可以用于现有单片机进行升级和扩展。本设计的CPU全面兼容MCS-51汇编指令集全部的111条指令，在时钟频率和指令的执行效率指标上均优于传统的MCS-51内核。本设计以硬件描述语言代码形式存在可与任何综合库、工艺库以及FPGA结合开发出用户需要的固核和硬核，可读性好，易于扩展使用，易于升级，比较有实用价值。本设计通过FPGA验证。
孙鹏[8]（2007）在《兼容8051单片机IP核设计》文中指出单片微型计算机（单片机）自问世以来,因其小巧灵活、成本低、控制能力强、易于产品化等优势,在社会各领域中得到广泛的应用。然而,随着信息时代的到来,传统单片机固有的结构缺陷,使其呈现出诸多弊端。其速度、规模、性能等指标越来越难以满足用户需求、因此单片机芯片的开发,升级面临着新的挑战。进入20世纪90年代后,可编程逻辑集成电路技术进入飞速发展时期。器件的可编程门数超过了百万门,并出现了内嵌复杂功能模块的SoPC（System on aProgramable Chip）。这种大规模可编程逻辑芯片的出现为单片机芯片重构开辟了新的途径。本课题就是要以FPGA/CPLD（Field Programmable GateArray/Complex Programmable Logic Device）器件作为载体,以现代EDA（Electronic Design Automatic）技术为手段,以实现一个与MCS-51系列单片机指令兼容的微控制器芯片的IP（Intellectual Property）核。本文主要研究了应用EDA技术实现这一IP核的方法。本文采用自顶向下（Top-down）的设计方法,根据设计流程,首先将单片机划分成几个大的模块,再向下划分成功能单一的模块。然后运用硬件描述语言VHDL（Very High Speed Integrated Circuit Hardware Description Language）对各个模块进行逻辑描述;同时应用EDA集成开发工具MAX+plusⅡ提供的时序模拟器对各个模块（包括各子模块和顶层模块）的功能进行软件仿真。完成软件仿真后下载到FPGA/CPLD器件中进行硬件级的测试。课题采用GW48-CK型EDA实验箱对所设计的软核模块进行硬件级的测试。箱内的可编程逻辑器件是Altera公司的FLEX 10K（属于FPGA类型）系列器件中的EPF10K10LC84-4。由于EPF10K10LC84-4器件的逻辑门有限,本文单独完成了算术逻辑单元、定时器/计数器、串行口等模块的硬件级测试。本课题的研究表明,应用EDA技术实现单片机结构设计的方法是完全可行的。以FPGA/CPLD所构造的单片机符合单片机快速、高效、小型、外围电路内装化的发展趋势。
席筱颖[9]（2007）在《8位MCU设计验证及测试向量故障覆盖率分析》文中指出随着科学技术发展,嵌入式单片机正发挥着越来越重要的作用,广泛应用在生产、生活及科研领域。从实现数据采集、过程控制、模糊控制等智能系统到人类的日常生活,都离不开单片机。因此,嵌入式单片机设计成为科技工作者所关注的焦点。美国ATMEL公司生产的89系列单片机是和8051兼容的新型单片机。由于内部含有Flash存储器,在产品开发及生产便携式商品和手提式仪器等方面得到广泛应用,是目前取代传统MCS-51系列单片机的主流单片机之一。本文对一款能够兼容89系列单片机指令集的8位MCU（ssh417）进行剖析,针对设计项目对其进行功能验证和测试向量故障覆盖率评估。目前测试技术主要分两个方向:1)集成电路设计阶段考虑到测试需要而插入一些可测试性结构,即基于DFT的测试;2)传统测试方法—不基于DFT的测试。可测试性技术是目前测试技术的发展方向。本文研究的8位MCU设计项目,由于产品性能和工程项目的要求,若采用可测试性设计会增加设计难度、增大芯片面积及增加生产成本。因此本文最终提取工业用测试向量由系统功能验证的测试激励产生,不基于可测性设计。激励生成和覆盖评估是模拟验证中的核心问题,本文对该问题展开研究,目的在于针对MCU设计项目,由Verilog结构化门级网表分析其功能测试向量的故障覆盖率。首先建立基于Verilog-HDL结构化门级网表仿真环境,包括结构化门级网表提取、指令集编译器应用、系统外部逻辑模型建模和建立各种激励。其次,应用Cadence公司的Verilog-XL仿真器对结构化门级网表进行功能验证,并应用Verifault-XL故障仿真器分析该功能测试向量的故障覆盖率。最后,在得到故障覆盖统计文件的基础上,通过分析故障统计文件中“status=undetected”的故障点,改进部分测试程序和适当地增加部分测试功能点,使功能测试向量故障覆盖率提高到92.1%,满足苏州国微工大微电子有限公司开发的8位MCU ssh417设计工程项目要求,该MCU可以进行初次投片与测试。
杜向军[10]（2007）在《基于CAN总线汽车电子控制单元（ECU）的集成电路设计》文中指出随着汽车的普及和大量使用，国内汽车制造业得到了快速的发展，汽车电子在汽车制造业中占有十分重要的地位，而电子控制单元（ECU）是汽车电子核心器件，实现对发动机、车身、底盘的控制并具有通信功能。目前，国内部分ECU采用单片机加外围器件来实现，具有集成度低、体积大、可靠性差等不足；ECU芯片大部分依赖进口，价格昂贵，只适合在高档轿车中使用。本文设计了基于CAN总线的汽车电子控制单元；依据设计要求，提出设计方案。采用流水线技术，裁减并完善了兼容标准的8051MCU核，减少了设计面积，又提高了处理速度。按照自顶而下的设计原则，分别设计了算术逻辑单元、中心控制器、定时／计数器、串行口和2.0A标准CAN总线单元。为了确保设计的正确性，按照各部分的特点，分别设计仿真、测试文件及引导程序，实现了在FPGA验证过程中的自动装载功能。该电子控制单元可以实现对车身、底盘等低速设备的控制，具有CAN总线通信功能，具有使用方便、处理速度快、集成度高、可靠性好、价格低廉等优点，具有极其广泛的应用前景。
二、MCS51兼容芯片的正向设计（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、MCS51兼容芯片的正向设计（论文提纲范文）
（1）一种兼容MCS-51指令集的单片机内核的设计与验证（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题研究背景 |
| 1.2 国内外研究现状与趋势 |
| 1.3 论文主要内容和章节结构 |
| 1.3.1 论文主要内容 |
| 1.3.2 论文章节结构 |
| 第二章 典型 8051 内核架构分析 |
| 2.1 8051 单片机的基本结构 |
| 2.2 8051 内核技术分析 |
| 2.2.1 8051 内核指标 |
| 2.2.2 指令集以及时序分析 |
| 2.2.3 8051 内核存储系统 |
| 2.3 本章小结 |
| 第三章 兼容 MCS-51 内核的设计 |
| 3.1 内核的架构设计 |
| 3.1.1 内核总体设计方案 |
| 3.1.2 内核接口描述 |
| 3.1.3 内核内部特殊功能寄存器的描述 |
| 3.2 微处理器 CISC 指令集的流水线架构 |
| 3.2.1 流水线技术简介 |
| 3.2.2 CISC 指令集系统实现流水线的难点 |
| 3.2.3 本设计中的流水线实现 |
| 3.3 微处理器的运算单元 |
| 3.3.1 运算单元设计分析 |
| 3.3.2 除法器单元的设计 |
| 3.4 中断系统的设计 |
| 3.4.1 中断源以及服务程序 |
| 3.4.2 中断系统架构设计 |
| 3.5 本章小结 |
| 第四章 兼容 MCS-51 的内核的验证与综合 |
| 4.1 微处理器的验证 |
| 4.1.1 验证技术概述 |
| 4.1.2 微处理器的功能验证技术 |
| 4.2 内核的验证与结果分析 |
| 4.2.1 内核的功能验证分析 |
| 4.2.2 微处理器关键点的功能验证 |
| 4.2.3 微处理器指令集的功能验证 |
| 4.2.4 中断系统的功能验证 |
| 4.3 内核的逻辑综合 |
| 4.4 内核的形式验证 |
| 4.5 本章小结 |
| 第五章 结束语 |
| 5.1 总结 |
| 5.2 技术展望 |
| 致谢 |
| 参考文献 |
| 研究成果 |
（2）车用微控制器的模糊逻辑与BDM部件研究与设计（论文提纲范文）
| 摘要 |
| Abstract |
| 插图索引 |
| 附表索引 |
| 第1章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 车用微控制器的现状与趋势 |
| 1.2.1 车用微控制器发展现状 |
| 1.2.2 车用微控制器相关技术发展趋势 |
| 1.3 本文研究工作与内容 |
| 1.4 本文结构 |
| 第2章 车用微控制器系统设计基础 |
| 2.1 车用微控制器系统的结构 |
| 2.1.1 车用微控制器的特征与结构 |
| 2.1.2 系统的模块划分 |
| 2.2 模糊逻辑指令 |
| 2.3 后台调试模式 |
| 2.4 系统的安全性分析 |
| 2.5 硬件设计的流程与方法 |
| 2.6 小结 |
| 第3章 模糊逻辑部件研究与设计 |
| 3.1 模糊逻辑指令分析 |
| 3.2 模糊逻辑微指令设计 |
| 3.2.1 模糊逻辑微指令格式 |
| 3.2.2 模糊逻辑微指令序列 |
| 3.3 模糊逻辑部件的数据通路设计 |
| 3.4 模糊逻辑运算器 |
| 3.4.1 输入寄存器 |
| 3.4.2 乘法运算器 |
| 3.5 通用及模糊逻辑专用寄存器组 |
| 3.5.1 通用寄存器 |
| 3.5.2 模糊逻辑专用寄存器 |
| 3.6 小结 |
| 第4章 后台调试模式(BDM)部件的设计 |
| 4.1 BDM 指令分析 |
| 4.1.1 BDM 硬件指令 |
| 4.1.2 BDM 固件指令 |
| 4.1.3 BDM 指令结构 |
| 4.2 BDM 通信时序分析 |
| 4.2.1 BDM 接口握手时序 |
| 4.2.2 BDM 部件读数据的时序 |
| 4.2.3 BDM 部件写数据的时序 |
| 4.3 BDM 激活方式 |
| 4.4 BDM 部件的设计 |
| 4.4.1 BDM 部件的接口信号定义 |
| 4.4.2 BDM 数据通路设计 |
| 4.4.3 BDM 接口握手协议 |
| 4.4.4 BDM 指令译码模块的设计 |
| 4.4.5 BDM 字节通信的设计与实现 |
| 4.5 小结 |
| 第5章 系统的安全性设计 |
| 5.1 面向 AES 的攻击及掩码技术 |
| 5.1.1 高级加密标准(AES) |
| 5.1.2 功耗攻击 |
| 5.1.3 门级掩码技术 |
| 5.2 基于门级掩码的 AES 抗功耗攻击方案 |
| 5.2.1 基本原理 |
| 5.2.2 改进的带掩码的 AND 门 |
| 5.2.3 GF(((22)2)2)域上一种改进的基于门级掩码的 S-盒设计 |
| 5.2.4 基于门级掩码的 AES 抗功耗攻击方案 |
| 5.3 实验结果分析 |
| 5.3.1 性能比较 |
| 5.3.2 安全性分析 |
| 5.4 小结 |
| 第6章 系统的仿真与验证 |
| 6.1 自顶向下的设计方法和设计工具 |
| 6.1.1 自顶向下(Top-Down)的设计方法 |
| 6.1.2 利用硬件描述语言(HDL)的硬件电路设计方法 |
| 6.1.3 设计工具和软件环境 |
| 6.2 硬件环境 |
| 6.2.1 FPGA 平台 |
| 6.2.2 其他硬件资源 |
| 6.3 系统仿真及 FPGA 验证 |
| 6.3.1 模糊逻辑部件的测试 |
| 6.3.2 BDM 部件的仿真与验证 |
| 6.4 小结 |
| 结论 |
| 参考文献 |
| 致谢 |
| 附录 A 攻读硕士学位期间发表论文目录 |
（3）MCS-51 SOC设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 目录 |
| 第一章 绪论 |
| 1.1 课题研究背景与意义 |
| 1.2 EDA技术概论 |
| 1.3 论文主要内容与结构安排 |
| 第二章 系统层次划分方案与设计思路 |
| 2.1 MCS-51单片机结构剖析 |
| 2.2 MCS-51 SOC设计方案 |
| 第三章 MCS-51原理分析与设计 |
| 3.1 MCS-51引脚功能及其设计分析 |
| 3.2 MCS-51 CPU设计分析 |
| 3.3 指令系统分析 |
| 第四章 MCS-51 IP核的设计与实现 |
| 4.1 MCS-51顶层模块 |
| 4.2 ALU模块的设计与实现 |
| 4.3 控制器的设计与实现 |
| 4.4 存储器的设计与实现 |
| 4.5 定时/计数器接口设计 |
| 4.6 串行口的设计与实现 |
| 4.7 MCS-51 IP Core的整合 |
| 第五章 系统综合、仿真结果和硬件验证 |
| 5.1 硬件平台 |
| 5.2 设计综合、仿真结果 |
| 5.3 SOC验证流程 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 后续工作展望 |
| 致谢 |
| 参考文献 |
（4）移动电子设备的原型样机电气集成与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 引言 |
| 1.1 课题背景 |
| 1.2 课题价值及意义 |
| 1.3 课题国内外研究现状 |
| 1.4 课题研究任务 |
| 第二章 基于便携式私密通信设备的总体设计 |
| 2.1 私密性功能模块简介 |
| 2.1.1 声频定向功能模块 |
| 2.1.2 变视角显示膜功能模块 |
| 2.2 模型样机平台 |
| 2.2.1 基于UMPC 的方案 |
| 2.2.2 基于N810 的方案 |
| 2.2.3 各平台方案比较 |
| 2.3 模型样机设计任务与需求 |
| 2.3.1 模型样机硬件设计要求 |
| 2.3.2 模型样机软件设计要求 |
| 2.4 系统方案 |
| 2.5 本章小结 |
| 第三章 模型样机硬件系统设计 |
| 3.1 模型样机控制系统 |
| 3.1.1 8051 单片机的概述 |
| 3.1.2 模型样机控制系统原理 |
| 3.1.3 单片机控制模块硬件设计 |
| 3.2 以ARM 为核心的模型样机控制系统 |
| 3.2.1 ARM 概述 |
| 3.2.2 ARM 控制系统原理 |
| 3.2.3 ARM 控制系统硬件设计 |
| 3.3 模型样机电源管理 |
| 3.3.1 双电源管理 |
| 3.3.2 系统供电模块 |
| 3.3.3 声频定向扬声器驱动电路 |
| 3.3.4 变视角显示膜驱动电路 |
| 3.4 本章小结 |
| 第四章 模型样机软件系统设计 |
| 4.1 单片机控制系统 |
| 4.1.1 初始化系统 |
| 4.1.2 系统中断服务子程序 |
| 4.2 ARM 控制系统 |
| 4.2.1 Linux 操作系统移植 |
| 4.2.2 系统驱动设计 |
| 4.3 基于N810 平台的软件设计 |
| 4.3.1 重定义模型样机显示区域 |
| 4.3.2 模型样机的人机界面设计 |
| 4.3.3 N810 与单片机的通讯 |
| 4.4 本章小结 |
| 第五章 模型样机电磁兼容设计 |
| 5.1 模型样机电磁兼容设计的相关标准 |
| 5.2 电磁干扰的产生和传播方式 |
| 5.2.1 电磁环境的组成 |
| 5.2.2 模型样机的电磁干扰传导 |
| 5.3 模型样机的电磁干扰抑制方式 |
| 5.3.1 对干扰源的抑制 |
| 5.3.2 改善地线系统 |
| 5.3.3 增强屏蔽技术 |
| 5.3.4 滤波技术 |
| 5.4 模型样机板级电磁干扰控制 |
| 5.4.1 模型样机板级电路设计 |
| 5.4.2 模型样机PCB 设计 |
| 5.5 本章小结 |
| 第六章 模型样机系统测试 |
| 6.1 功能模块测试 |
| 6.1.1 模块工作指示 |
| 6.1.2 双电源供电 |
| 6.1.3 DC/DC 转换 |
| 6.1.4 周期信号测试 |
| 6.2 模型样机联调 |
| 6.3 本章小结 |
| 第七章 结论与展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士期间取得的成果 |
（5）单片微型计算机外设模块设计技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 嵌入式系统 |
| 1.3 IC 设计中的硬件描述语言及其仿真与综合 |
| 1.3.1 硬件描述语言 |
| 1.3.2 集成电路的典型设计流程 |
| 1.4 本文的结构安排 |
| 第二章HP-51 单片机的体系结构及其外围设备模块设计技术研究 |
| 2.1 综述 |
| 2.2 HP-51 型单片微型计算机内核体系结构 |
| 2.2.1 CPU 部分 |
| 2.2.2 I/O 端口 |
| 2.2.3 外围设备模块 |
| 2.2.4 特殊功能寄存器（SFR） |
| 2.3 HP-51 单片机工作时序 |
| 2.4 HP-51 单片机指令集 |
| 2.5 HP-51 单片机中断及中断响应 |
| 2.6 HP-51 单片微型计算机串行通信接口设计技术研究 |
| 2.6.1 通信的基础知识 |
| 2.6.2 串行通信接口结构 |
| 2.6.3 串行通信接口工作方式 |
| 2.6.4 串行通信接口波特率设定 |
| 2.6.5 串行通信接口的中断及中断响应 |
| 2.7 HP-51 单片微型计算机定时计数器设计技术研究 |
| 2.7.1 定时计数器简介 |
| 2.7.2 定时计数器的寄存器组设计 |
| 2.7.3 定时计数器的工作模式 |
| 2.7.4 定时计数器的中断及中断响应 |
| 2.8 本章小结 |
| 第三章 串行通信接口模块电路设计实现 |
| 3.1 串行通信接口模块的输入输出端口 |
| 3.1.1 输入端口 |
| 3.1.2 输出端口 |
| 3.2 串行通信接口模块功能划分 |
| 3.3 串行通信接口子功能模块的电路设计及其功能仿真 |
| 3.3.1 寄存器寻址子模块电路设计 |
| 3.3.2 RB8 位寻址子模块电路设计 |
| 3.3.3 TI 位寻址控制电路 |
| 3.3.4 RI 位寻址控制电路 |
| 3.3.5 时钟控制模块电路设计 |
| 3.3.6 起始位检测模块电路设计 |
| 3.3.7 发送接收数据位计数器模块电路设计 |
| 3.3.8 串行通信模块的发送模块设计 |
| 3.3.9 串行通信模块的接收模块设计 |
| 3.4 串行通信接口模块整体综合 |
| 3.5 对串行通信接口的进一步研究 |
| 3.5.1 抗噪声串行数据接收电路的设计 |
| 3.5.2 自适应串行数据波特率发生器的电路设计 |
| 3.5.3 小结 |
| 3.6 串行通信接口的应用 |
| 第四章 定时计数器模块电路设计实现 |
| 4.1 定时计数器的输入输出端口 |
| 4.1.1 定时计数器模块输入端口 |
| 4.1.2 定时计数器模块输出端口 |
| 4.2 定时计数器模块的功能划分 |
| 4.3 定时计数器子功能模块的电路设计及其功能仿真 |
| 4.3.1 时钟发生器子功能模块电路设计 |
| 4.3.2 下降沿检测子功能电路模块设计 |
| 4.3.3 寄存器寻址控制子功能电路模块设计 |
| 4.3.4 时钟控制逻辑子功能电路模块设计 |
| 4.3.5 中断请求及响应控制子功能电路模块设计 |
| 4.3.6 寄存器计数逻辑子功能电路模块的设计 |
| 4.4 定时计数器模块整体综合 |
| 4.5 定时/计数器的使用 |
| 第五章 HP-51 单片机外围模块FPGA 综合验证 |
| 5.1 可编程逻辑器件技术简介 |
| 5.2 可编程技术的设计流程 |
| 5.3 HP-51 型单片机外围设备模块的FPGA 综合 |
| 5.4 外围设备模块的FPGA 验证 |
| 第六章 总结与展望 |
| 致谢 |
| 参考文献 |
| 附录：作者在攻读硕士学位期间发表的论文 |
（6）兼容51指令的8位MCU IP CORE开发（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 目录 |
| 第一章 绪论 |
| 1.1 SOC和IP技术 |
| 1.1.1 SOC中的关键技术 |
| 1.1.2 IP技术 |
| 1.2 IP核的国内外发展现状 |
| 1.2.1 国外IP核发展状况 |
| 1.2.2 国内SOC IP核技术的发展 |
| 1.3 课题研究的意义 |
| 第二章 IP设计方法与流程 |
| 2.1 IP设计的风格 |
| 2.2 软核的优势 |
| 2.3 研究方法以及技术路线 |
| 第三章 控制核总体构架设计 |
| 3.1 控制器核的整体结构 |
| 3.2 指令集分析以及实现 |
| 3.2.1 CISC指令系统 |
| 3.2.2 RISC指令系统 |
| 3.2.3 指令类型的分析 |
| 3.2.4 指令寻址方式的分析 |
| 3.3 MCU核的模块划分 |
| 第四章 控制器各个模块的设计以及模块功能验证 |
| 4.1 时序设计 |
| 4.2 ALU单元的实现 |
| 4.2.1 加/减模块 |
| 4.2.2 乘法模块 |
| 4.2.3 除法模块 |
| 4.2.4 十进制调整模块 |
| 4.2.5 逻辑运算模块 |
| 4.2.6 ALU单元的整合 |
| 4.3 控制器单元的实现 |
| 4.3.1 控制器实现方式的选择 |
| 4.3.2 控制器实现过程 |
| 4.3.3 控制单元的整合 |
| 4.4 串口单元的实现 |
| 4.4.1 串口的特点 |
| 4.4.2 串行口的工作方式 |
| 4.4.3 波特率的设定 |
| 4.4.4 设计中时钟的选择 |
| 4.5 计数器/定时器单元的实现 |
| 4.5.1 方式控制寄存器 |
| 4.5.2 计数器/定时器的工作方式 |
| 4.6 存储器单元的实现 |
| 4.7 MCUIP的整合 |
| 第五章 IP CORE的综合、仿真验证和性能分析 |
| 5.1 RTL级仿真 |
| 5.2 逻辑综合 |
| 5.2.1 综合的定义 |
| 5.2.2 综合的过程 |
| 5.2.3 本设计综合过程 |
| 5.2.3.1 设置综合约束 |
| 5.2.3.2 综合结果 |
| 5.3 硬件验证 |
| 5.3.1 验证流程 |
| 5.3.2 硬件验证时序 |
| 结论 |
| 本文创新点 |
| 参考文献 |
| 致谢 |
| 在学校期间发表的学术论文与研究成果 |
| 附件 1 测试用例 |
| 附件 2 测试结果 |
（7）基于FPGA的8位增强型CPU设计与验证（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 背景 |
| 1.2 微处理器的发展与研究现状 |
| 1.2.1 微处理器的发展和现状 |
| 1.2.2 MCU的特点 |
| 1.3 课题的研究方法及技术背景 |
| 1.3.1 研究方法 |
| 1.3.2 技术背景 |
| 1.4 课题意义及工作内容 |
| 1.5 主要内容 |
| 2 CPU的整体结构与设计思想 |
| 2.1 CPU的整体结构 |
| 2.1.1 CPU内核组成 |
| 2.1.2 扩展接口控制器的结构 |
| 2.2 设计思想 |
| 3 CPU内核设计 |
| 3.1 CPU内核总体功能 |
| 3.2 ALU模块设计 |
| 3.2.1 加减法模块设计 |
| 3.2.2 除法器模块 |
| 3.2.3 乘法器模块 |
| 3.2.4 十进制调整模块 |
| 3.2.5 逻辑运算块 |
| 3.2.6 逻辑控制块 |
| 3.3 控制器设计 |
| 3.3.1 控制器组成 |
| 3.3.2 微程序的设计方法 |
| 3.3.3 有限状机模块FSM |
| 3.3.4 存储器管理模块 |
| 3.4 存储器设计 |
| 4 CPU接口设计 |
| 4.1 接口总述 |
| 4.2 定时器/计数器接口设计 |
| 4.2.1 工作模式 |
| 4.2.2 实现原理 |
| 4.3 串行接口 |
| 4.3.1 工作模式 |
| 4.3.2 实现原理 |
| 4.4 中断接口设计 |
| 4.4.1 概述 |
| 4.4.2 实现原理 |
| 5 寻址方式与指令集 |
| 5.1 寻址方式 |
| 5.1.1 寄存器寻址 |
| 5.1.2 直接寻址 |
| 5.1.3 寄存器间接寻址 |
| 5.1.4 立即寻址 |
| 5.1.5 基址寄存器加变址寄存器间接寻址 |
| 5.2 指令集 |
| 5.2.1 分类及一般说明 |
| 5.2.2 数据传送类指令 |
| 5.2.3 算术操作类指令 |
| 5.2.4 逻辑操作类指令 |
| 5.2.5 控制程序转移类指令 |
| 5.2.6 布尔变量操作类指令 |
| 6 扩展接口控制器设计 |
| 6.1 扩展接口控制器控制器实现 |
| 6.1.1 实现原理 |
| 6.1.2 扩展接口控制器指令定义 |
| 6.1.3 扩展接口控制器的实现过程 |
| 6.2 DI接口设计 |
| 6.2.1 测频方法讨论 |
| 6.2.2 实现方法 |
| 6.3 DI接口设计 |
| 6.3.1 PWM介绍 |
| 6.3.2 PWM实现 |
| 6.4 SPI总线接口设计 |
| 6.4.1 寄存器定义 |
| 6.4.2 工作模式 |
| 6.4.3 实现原理 |
| 7 综合和验证 |
| 7.1 概述 |
| 7.2 综合过程及结果 |
| 7.3 验证流程 |
| 7.4 软件综合仿真 |
| 7.4.1 仿真目标 |
| 7.4.2 Verilog HDL的textbench |
| 7.4.3 仿真波形图及分析 |
| 7.5 硬件验证 |
| 7.5.1 硬件平台 |
| 7.5.2 CPU内核验证方案 |
| 7.5.3 扩展接口控制器验证方案 |
| 结论 |
| 参考文献 |
| 附录A 扩展接口控制器控制指令定义 |
| 附录B 扩展接口控制器部分测试程序 |
| 攻读硕士学位期间发表学术论文情况 |
| 致谢 |
（8）兼容8051单片机IP核设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 本课题研究背景 |
| 1.1.1 单片机的特点 |
| 1.1.2 单片机面临的问题 |
| 1.1.3 单片机与FPGA/CPLD的对比 |
| 1.2 研究目的、意义以及要完成的任务 |
| 1.3 论文的结构安排 |
| 第2章 EDA技术简介 |
| 2.1 电子设计自动化(EDA)的发展概述 |
| 2.1.1 EDA技术的涵义 |
| 2.1.2 EDA技术的发展历程 |
| 2.1.3 EDA与传统电子设计方法的比较 |
| 2.1.4 EDA技术的应用 |
| 2.2.FPGA/CPLD简介 |
| 2.3 硬件描述语言(HDL) |
| 2.3.1 VHDL简介 |
| 2.3.2 基于VHDL的自顶向下设计方法 |
| 2.3.3 VHDL程序基本结构 |
| 2.4 MAX+PLUS开发系统简介 |
| 2.5 小结 |
| 第3章 MCS-51单片机的反向解剖 |
| 3.1 MCS-51单片机结构、原理 |
| 3.1.1 MCS-51单片机芯片概述 |
| 3.1.2 MCS-51单片机内部结构与工作原理 |
| 3.2 MCS-51单片机的指令系统的实现原理 |
| 3.3 小结 |
| 第4章 MCS-51单片机IP核的反向设计 |
| 4.1 算术、逻辑运算模块 |
| 4.1.1 加/减法器 |
| 4.1.2 乘法器 |
| 4.1.3 除法器 |
| 4.1.4 十进制调整器 |
| 4.1.5 逻辑运算器 |
| 4.1.6 多路选择器 |
| 4.2 定时器/计数器模块 |
| 4.2.1 模式0 |
| 4.2.2 模式1 |
| 4.2.3 模式2 |
| 4.2.4 模式3 |
| 4.3 串行接口模块 |
| 4.4 控制器模块 |
| 4.4.1 存储器控制模块 |
| 4.4.2 实现指令系统的状态机模块 |
| 4.5 小结 |
| 第5章 总结与展望 |
| 附录:原MCS-51与所设计的IP核的指令周期对照表 |
| 参考文献 |
| 致谢 |
| 学位论文评阅及答辩情况表 |
（9）8位MCU设计验证及测试向量故障覆盖率分析（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题背景 |
| 1.2 大规模集成电路验证技术研究现状 |
| 1.2.1 激励生成技术 |
| 1.2.2 覆盖评估 |
| 1.3 测试技术 |
| 1.4 课题研究的意义 |
| 1.5 本文主要工作及章节安排 |
| 第2章 功能验证与测试技术 |
| 2.1 功能验证 |
| 2.1.1 功能验证的目的、作用和当前面临的主要问题 |
| 2.1.2 基于覆盖率的功能验证方法 |
| 2.2 仿真验证的基本方法 |
| 2.2.1 黑盒验证 |
| 2.2.2 白盒验证 |
| 2.2.3 灰盒验证 |
| 2.3 大规模集成电路设计中的测试技术 |
| 2.3.1 测试技术概述 |
| 2.3.2 基于DFT 的测试技术 |
| 2.3.3 不基于DFT 的测试技术 |
| 2.4 本章小结 |
| 第3章 Verilog 仿真环境的建立 |
| 3.1 MCU 体系结构 |
| 3.2 本款MCU 的特点 |
| 3.2.1 存储器方面 |
| 3.2.2 I/O 接口 |
| 3.2.3 外设方面 |
| 3.3 验证环境的建立 |
| 3.3.1 MCU 的系统模型 |
| 3.3.2 指令集解释器 |
| 3.3.3 系统外部逻辑模型的建模 |
| 3.3.4 各种测试激励的建立 |
| 3.4 本章小结 |
| 第4章 功能验证与故障覆盖率分析 |
| 4.1 MCU 系统模型的功能验证 |
| 4.2 MCU 指令集和寻址方式的功能验证 |
| 4.3 空闲模式和掉电模式的功能验证 |
| 4.4 MCU 外设部分的功能验证 |
| 4.5 MCU 测试向量的故障覆盖率分析 |
| 4.5.1 故障模拟常用的故障模型 |
| 4.2.2 故障检测和故障模拟 |
| 4.2.3 Verifault-XL 故障仿真器和MCU 的故障模拟 |
| 4.5.2 具体实现 |
| 4.2.4 故障模拟结果分析 |
| 4.6 本章小结 |
| 结论 |
| 参考文献 |
| 攻读学位期间发表的学术论文 |
| 致谢 |
（10）基于CAN总线汽车电子控制单元（ECU）的集成电路设计（论文提纲范文）
| 学位论文的主要创新点 |
| 摘要 |
| Abstract |
| 第一章 前言 |
| 1.1 电子控制单元(ECU)的发展现状 |
| 1.2 课题研究的目的及意义 |
| 1.3 课题研究的内容 |
| 第二章 电子控制单元(ECU)的设计原则与方案 |
| 2.1 要求分析 |
| 2.2 设计原则 |
| 2.3 设计方案 |
| 第三章 8051 MCU核的单元设计 |
| 3.1 集成电路的设计方法与流程 |
| 3.1.1 设计方法 |
| 3.1.2 集成电路设计流程 |
| 3.2 8051核的特点及特性 |
| 3.2.1 8051 MCU的结构 |
| 3.2.2 8051指令系统 |
| 3.2.3 流水线技术 |
| 3.2.4 典型指令举例 |
| 3.3 MCU的状态描述 |
| 3.4 MCU核组成 |
| 3.4.1 MCU总体设计 |
| 3.4.2 算术逻辑单元(ALU) |
| 3.4.3 中心控制器(ECU_Control) |
| 3.4.4 定时/计数器 |
| 3.4.5 串行接口单元(SIU) |
| 3.4.6 内部 RAM、ROM |
| 第四章 CAN总线单元的设计 |
| 4.1 控制器局域网CAN |
| 4.1.1 CAN总线 |
| 4.1.2 CAN的发展 |
| 4.1.3 CAN总线的通信协议和特点 |
| 4.2 CAN总线 IP核的实现 |
| 4.2.1 接口管理逻辑(IML) |
| 4.2.2 发送缓冲器(TXB) |
| 4.2.3 接受缓冲器(RXB) |
| 4.2.4 验收滤波器(ACF) |
| 4.2.5 位流处理器(BSP) |
| 4.2.6 位时序逻辑(BTL) |
| 4.2.7 错误管理逻辑(EML) |
| 第五章 系统仿真与 FPGA验证 |
| 5.1 仿真与Testbench |
| 5.1.1 加减法单元的仿真 |
| 5.1.2 十进制调整的仿真 |
| 5.1.3 ALU的仿真 |
| 5.1.4 定时/计数器的仿真 |
| 5.1.5 串行口的仿真 |
| 5.2 验证系统的组成 |
| 5.2.1 程序 RAM(PRAM) |
| 5.2.2 数据多路选择器(DATAMUX) |
| 5.2.3 存储器选择器(CHIPSEL) |
| 5.2.4 锁项环(STRATIXPLL) |
| 5.3 自动引导程序原理(BOOTSTRAP) |
| 5.3.1 BOOTSTRAP意义及作用 |
| 5.3.2 下位机(MCU)引导程序组成 |
| 5.3.3 上位机(PC)引导程序组成 |
| 5.4 FPGA验证过程及结果 |
| 5.4.1 试验开发板介绍 |
| 5.4.2 验证及结果 |
| 第六章 结束语 |
| 参考文献 |
| 附录一 FPGA自动验证系统组成 |
| 附录二 发表的学术论文及科研成果 |
| 致谢 |
四、MCS51兼容芯片的正向设计（论文参考文献）
- [1]一种兼容MCS-51指令集的单片机内核的设计与验证[D]. 尤子威. 西安电子科技大学, 2014(11)
- [2]车用微控制器的模糊逻辑与BDM部件研究与设计[D]. 曾娟丽. 湖南大学, 2012(06)
- [3]MCS-51 SOC设计[D]. 曹洪波. 长春理工大学, 2011(04)
- [4]移动电子设备的原型样机电气集成与实现[D]. 周俊. 电子科技大学, 2010(03)
- [5]单片微型计算机外设模块设计技术研究[D]. 周建华. 江南大学, 2008(03)
- [6]兼容51指令的8位MCU IP CORE开发[D]. 周珊. 广西大学, 2008(01)
- [7]基于FPGA的8位增强型CPU设计与验证[D]. 吕晓. 大连理工大学, 2007(05)
- [8]兼容8051单片机IP核设计[D]. 孙鹏. 山东大学, 2007(07)
- [9]8位MCU设计验证及测试向量故障覆盖率分析[D]. 席筱颖. 哈尔滨理工大学, 2007(01)
- [10]基于CAN总线汽车电子控制单元（ECU）的集成电路设计[D]. 杜向军. 天津工业大学, 2007(02)